books

´Ù´Ù¹Ìµð¾î´Â °¢ ºÎ¹®º°·Î ÃÖ°íÀÇ ÀÛÇ°À» ÃâÆÇÇÕ´Ï´Ù!




±âÃʺÎÅÍ ÀÀ¿ë±îÁö Verilog HDL

ºÐ   ¾ß   °úÇбâ¼ú
ÀúÀÚ¸í   Â÷¿µ¹è ÆíÀú
ÆäÀÌÁö   482P
ÃâÆǻ砠 ´Ù´Ù¹Ìµð¾î
µî·ÏÀÏ   2016-12-20


ÇöÀç ¿ì¸® ÀÏ»ó»ýÈ°¿¡¼­ »ç¿ëÇÏ°í ÀÖ´Â °¡Àü Á¦Ç°À̳ª, ÄÄÇ»ÅÍ, Á¦¾î ÀåÄ¡µéÀÇ ±â´ÉÀº °­·ÂÇØÁö°í, Å©±â´Â ¿¾³¯¿¡ ºñÇؼ­ ¹«Ã´ ÀÛ¾ÆÁö°í ÀÖ´Ù. ÀÌ·± Çö»óÀº ¿¹Àü¿¡´Â TTL·Î ±¸¼ºÇÏ´ø ·ÎÁ÷ȸ·Î¸¦ Áö±ÝÀº TTLµéÀ» Áý´ë¼ºÇÑ ASICÀ» »ç¿ëÇϱ⠶§¹®¿¡ ±â´ÉÀ» Çâ»ó½ÃÅ°°í, Å©±â¸¦ ÁÙÀÏ ¼ö ÀÖ¾úÀ¸¸ç, ÇÑ Ä¨¿¡ ÁýÀû(integrated) °¡´ÉÇÑ ³í¸® ȸ·ÎÀÇ ±Ô¸ð´Â ¾ÆÁÖ »¡¸® ¹ßÀüÇÏ°í ÀÖ´Ù.
³í¸® ȸ·ÎÀÇ ¼³°è ¹æ¹ýµµ Å©°Ô º¯ÇÏ¿©, óÀ½¿¡´Â ¡°È¸·Îµµ¡±¸¦ ÀÌ¿ëÇÏ¿© ¼³°èÇÏ´ø ¹æ¹ý¿¡¼­ ÇöÀç´Â ¡°Çϵå¿þ¾î ±â¼ú ¾ð¾î:HDL (Hardware Description Language)¡±¸¦ ÀÌ¿ëÇÏ¿© ¼³°èÇÏ°í ÀÖ´Ù.
¸¹Àº HDLÁß¿¡¼­, Verilog HDLÀº °£´ÜÇÏ°Ô Çϵå¿þ¾î¸¦ ±â¼úÇÒ ¼ö ÀÖ°í, ASIC ¼³°è·Îµµ ÀÌ¿ëÇÒ ¼ö ÀÖ´Ù.
Verilog HDLÀº 1995³â¿¡ IEEE1364·Î Ç¥ÁØÈ­µÈ ¾ð¾îÀÌ´Ù. ±×·¡¼­ ÀÌ Ã¥¿¡¼­´Â Verilog HDLÀ» ÀÌ¿ëÇÏ¿©, ¿©·¯ ±â´ÉµéÀÇ ³í¸®È¸·ÎÀÇ ¼³°è °úÁ¤À» ¾Ë±â ½±°Ô ¼³¸íÇÏ¿´À¸¸ç, »ç¿ëÀÚ°¡ ¸¸µç Çϵå¿þ¾î ±â´ÉµéÀ» ½ÇÇèÇϱâ Àü¿¡, »ç¿ëÀÚ ÀÚ½ÅÀÌ ÀǵµÇÑ ´ë·Î µ¿ÀÛÇÏ´ÂÁö ½Ã¹Ä·¹ÀÌÅ͸¦ ÀÌ¿ëÇÏ¿© È®ÀÎÇÏ°í, FPGA ȤÀº CPLD·Î ½á³Ö¾î ½ÇÇèÀ» Çϵµ·Ï ÇÏ¿´´Ù.

ƯÈ÷ Æ÷ÇԵǾî ÀÖ´Â CD¿¡´Â ¿¹Á¦¸¦ °¢ º¥´õ(ÀÚÀ̸µ½º, ·¹Æ¼½º, ¾ËÅ׶ó)º°·Î ±¸¼ºÇÏ¿© °¢ º¥´õ°¡ Á¦°øÇÏ´Â µðÀÚÀÎ ÅøÀÇ »ç¿ë¹ý°ú ÇÔ²² ¼ö·ÏÇÏ¿© Âü°í ÇÒ ¼ö ÀÖ°ÔÇÏ¿´´Ù.





Copyright 2016 www.dadamedia.co.kr | All Rights Reserved
¼­¿ï½Ã ¸¶Æ÷±¸ ÇÕÁ¤µ¿ ¼ºÁö3±æ 29 ±×·¹ÀÌÆ®ºôµù 3Ãþ ´Ù´Ù¹Ìµð¾î(´ëÇ¥ À̺γ²) / ¢Ï 02-2277-7667, Fax 02-2268-8052, dada@dadamedia.co.kr